반도체 패키징 기술 경쟁의 미래

1. 요약

• 본 리포트는 종합반도체기업(IDM)과 위탁생산(파운드리) 기업들이 경쟁적으로 개발 중인 차세대 반도체 패키징 기술의 현황을 분석합니다. 특히 삼성전자, TSMC, SK하이닉스, 인텔 등이 수행하는 최신 기술인 FO-PLP, CoWoS 및 팬아웃 기술 등 다양한 패키징 기술 방식을 중점적으로 탐구합니다. AI 반도체 시장의 급성장과 함께 반도체 성능 고도화 필요성으로 인해 패키징 기술의 중요성이 커지고 있습니다. 주요 기업들의 기술 발전 동향과 이를 통해 예상되는 시장 변화 및 기술적 한계를 극복하기 위한 노력들이 리포트에 자세히 논의되었습니다.

2. 반도체 패키징 기술의 필요성

• 2-1. 반도체 성능 고도화 필요성

• 반도체 성능의 고도화는 최근 반도체 산업에서 중대한 기술적 요구로 대두되고 있습니다. 종합반도체기업(IDM)과 위탁생산(파운드리) 기업들은 차세대 패키징 기술 개발을 통해 이 성능 고도화에 대응하고자 하고 있습니다. 최광성 한국전자통신연구원(ETRI) 연구위원은 반도체 성능 고도화를 위한 경쟁이 치열하게 진행되고 있으며, 패키징 기술의 발전이 시장의 주도권 확보에 중요한 요소로 작용한다고 언급하였습니다.

• 2-2. AI 반도체 패키징 기술의 한계

• 인공지능(AI) 반도체에 사용되는 패키징 기술은 현재 6~8개의 고대역폭메모리(HBM)를 탑재하고 있으나, 향후 24개로 증가할 예정입니다. 이러한 변화는 기존의 2.5D 패키징으로는 구현하기 어려워질 것이라는 전망이 제기되고 있습니다. TSMC의 CoWos 기술 등이 대표적인 2.5D 패키징 방안으로 사용되고 있으나, 이는 실리콘 인터포저의 크기가 커짐에 따라 수율이 낮아지며 가격 상승의 문제가 발생하고 있습니다. 따라서, 패키징 기술의 한계를 극복하기 위한 새로운 대안 기술 개발이 필수적입니다. 이러한 배경 속에서 업계는 팬아웃 패키징 기술과 같은 차세대 기술을 적극적으로 연구하고 있습니다.

3. 주요 기업들의 패키징 기술 개발 동향

• 3-1. 삼성전자

• 삼성전자는 팬아웃-패널레벨패키징(FO-PLP) 공정에 대한 연구 및 개발에 집중하고 있습니다. FO-PLP 공정은 시장에서 급성장할 것으로 예상되며, 이를 통해 반도체 후공정 분야에서 TSMC를 따라잡을 수 있을 것으로 기대되고 있습니다. 최근 엔비디아, AMD와 같은 주요 칩셋 설계사들이 FO-PLP 공정에 대한 수요를 늘리고 있어, 삼성전자는 PLP 기술을 스마트폰용 모바일 칩에 적용하여 기술력을 키워왔습니다. 2022년 전체 반도체 패키징 시장에서 FO-PLP의 점유율은 2%에서 2028년에는 8%로 증가할 것으로 예측되었습니다. 삼성전자는 FO-PLP를 적용한 3나노 2세대 게이트올어라운드(GAA) 공정 기반의 웨어러블용 AP ‘엑시노스 W1000’을 양산하였습니다.

• 3-2. TSMC

• TSMC는 2.5D 패키징 기술인 'CoWoS' 공정을 통해 AI 반도체 시장에서의 입지를 강화하고 있습니다. CoWoS는 엔비디아 AI 가속기에 채택된 구조이며, 실리콘 인터포저를 이용하는 방식으로, 기존 패키징 기술에 대한 높은 성능을 평가받고 있습니다. 그러나, 실리콘 인터포저의 크기 증가와 수율 저하 문제로 인해 TSMC는 팬아웃 패키징 기술인 'CoWoS-R'을 개발하고 97%의 수율을 보장하고 있습니다. 또한, TSMC는 다양한 방열 기술을 연구하고 있으며, 칩에 직접 물을 흘려 열을 내리는 방식의 기술을 공개하였습니다.

• 3-3. SK하이닉스

• SK하이닉스는 팬아웃 기술을 활용하여 모바일용 저전력 D램(LPDDR) 패키징 기술의 신뢰성을 확보했습니다. 팬아웃 기술에 와이어 본딩 기술을 접목하여 기존 플립칩-볼그리드어레이(FC-BGA) 패키징보다 더 얇은 제품을 만들 수 있게 되었습니다. 이와 함께 SK하이닉스는 차세대 패키징 기술 개발에 집중하고 있으며, AI 반도체 관련 시장의 요구에 대응하기 위한 다양한 기술을 연구하고 있습니다.

• 3-4. 인텔

• 인텔은 삼성전자와 유사한 PLP 기술을 연구하며, PLP 화학기계연마(CMP) 공정 및 테스트 소켓·표면 실장 기술 등을 개발하고 있습니다. 인텔은 액침 냉각 기술을 발표하여 반도체 발열 문제를 해결하려는 노력을 기울이고 있으며, 이는 비전도성 냉각제에 반도체를 직접 담궈 냉각하는 혁신적인 방법입니다. 이러한 연구들은 인텔의 패키징 기술 향상에 기여하고 있습니다.

4. 2.5D 패키징 및 대안 기술

• 4-1. 2.5D 패키징 기술 설명

• 2.5D 패키징 기술은 다른 패키징 기술에 비해 차별화된 특징을 가지고 있으며, NVIDIA AI 가속기와 같은 고성능 반도체에 적용되고 있습니다. 이 기술은 CPU와 주변 메모리 간의 연결을 최적화하는 데 중점을 두며, 실리콘 인터포저를 사용하여 각 요소를 연결합니다. 그러나 실리콘 인터포저의 크기가 커짐에 따라 수율이 낮아지고 제작 비용이 증가하는 한계가 있습니다.

• 4-2. CoWoS 및 CoWoS-R 기술

• CoWoS는 TSMC에서 개발한 2.5D 패키징 기술로, 최첨단 반도체 응용에 활용됩니다. CoWoS-R 기술은 팬아웃 패키징을 적용하여 실리콘 인터포저 대신 재배선층(RDL) 인터포저를 사용함으로써 입출력(I/O) 성능을 극대화합니다. TSMC는 이 기술에 대해 97%의 높은 수율을 달성하고 있다고 보고하고 있으며, 삼성전자와 인텔도 비슷한 기술을 개발 중입니다.

• 4-3. 팬아웃 패키징 기술

• 팬아웃 패키징 기술은 패키지 크기를 칩보다 크게 하여 I/O의 수를 증가시키는 방식입니다. 이 기술은 웨이퍼 레벨 패키징(WLP)에서 더욱 발전된 형태로, 삼성전자는 웨어러블 애플리케이션 프로세서의 양산을 시작했으며 향후 대면적 반도체에도 확대 적용할 계획입니다. SK하이닉스 또한 팬아웃 기술을 활용하여 모바일용 저전력 D램(LPDDR) 패키징 기술의 신뢰성을 확보하고 있으며, 기존 플립칩-볼그리드어레이(FC-BGA) 대비 더 얇은 패키징 제품을 생산할 수 있습니다.

5. 차세대 패키징 기술 전망

• 5-1. FO-PLP 기술의 성장 가능성

• 삼성전자는 팬아웃-패널레벨패키징(FO-PLP) 공정의 연구·개발을 통해 대만 TSMC를 따라잡을 가능성이 있으며, 차세대 반도체 패키징 시장에서 FO-PLP 공정의 성장 가능성이 높아지고 있습니다. 최근 엔비디아, AMD 등의 수요 증가로 인해 FO-PLP 공정이 위탁생산 분야에서 중요한 화두로 떠오르고 있습니다. FO-PLP 공정은 넓은 직사각형 기판을 사용하여 더 많은 칩을 배치할 수 있어 생산 효율을 높이고 비용 절감 효과를 기대할 수 있습니다. 트렌드포스는 FO-PLP의 시장 점유율이 2022년 2%에서 2028년 8%로 증가할 것이라 예측했습니다.삼성전자는 2019년 PLP 사업 부문을 인수하여 FO-PLP 공정의 연구·개발과 사업화를 적극 진행하였으며, 최근 3나노 2세대 게이트올어라운드(GAA) 공정 기준의 웨어러블용 AP인 엑시노스 W1000을 FO-PLP를 적용하여 양산하고 있습니다.

• 5-2. AI 반도체 수요 증가와 패키징 기술의 관계

• 인공지능(AI) 반도체의 수요 증가로 인해 패키징 기술의 중요성이 더욱 강화되고 있습니다. 삼성전자와 TSMC 등 주요 기업들은 AI 가속기에 탑재될 고대역폭메모리(HBM)의 수를 늘리기 위해 패키징 기술을 발전시켜야 하며, 현재 6개에서 24개로 늘어날 전망입니다. 기존 2.5D 패키징 기술로는 이러한 요구를 충족시키기 어려워지며, 차세대 기술이 필요합니다. TSMC는 CoWoS-R 기술을 통해 수율을 높이는데 성공했으며, 팬아웃 PLP와 같은 기술은 다양한 분야에 응용될 수 있으며, 특히 AI 반도체와 슈퍼컴퓨터(HPC)용 칩에서 활용될 수 있습니다.

6. 첨단 반도체 발열 문제 해결 기술

• 6-1. TSMC의 방열 기술

• TSMC는 반도체에서 발생하는 열 문제를 해결하기 위해 별도의 방열 소재 없이 칩에 직접 물을 흘려 열을 내리는 기술을 공개하였습니다. 이를 통해 기존의 방열 기술보다 효과적인 열 관리를 목표로 하고 있습니다.

• 6-2. 인텔의 액침 냉각 기술

• 인텔은 반도체를 비전도성 냉각제에 직접 담그는 액침 냉각 기술을 발표하였습니다. 이 기술은 소자의 발열을 효과적으로 줄이는 접근 방법으로, TSMC의 방열 기술과는 다른 방식으로 발열 문제를 해결하고자 하는 노력을 보여줍니다.

결론

• 리포트는 반도체 패키징 기술 경쟁이 심화됨에 따라 삼성전자, TSMC, SK하이닉스, 인텔과 같은 주요 기업들이 다양한 기술을 개발하여 시장에서의 입지를 강화하고 있음을 보여줍니다. 특히 삼성전자의 FO-PLP, TSMC의 CoWoS, SK하이닉스의 팬아웃 및 인텔의 PLP 기술 개발은 AI 반도체 수요의 증가에 대응하는 중요한 역할을 하고 있습니다. 2.5D 패키징의 한계를 넘어서기 위해 혁신적인 기술 개발이 필요하며, 이러한 기술들이 상용화되기 위해선 지속적인 연구와 투자도 절실합니다. 향후 반도체 패키징 기술은 AI 반도체와 슈퍼컴퓨터 등 첨단 분야에서 중요한 발전을 이룰 것으로 전망되며, 실질적으로 상용화되기 위한 연구와 기업 간 협력이 필요합니다.

용어집

• 삼성전자 [기업]: 삼성전자는 반도체 패키징 기술 분야에서 FO-PLP 등 차세대 기술을 개발하며 시장에서의 경쟁력을 높이고 있는 종합반도체기업입니다.

• TSMC [기업]: TSMC는 2.5D 패키징 기술과 CoWoS 기술을 통해 AI 반도체 시장에서 중요한 역할을 하고 있는 대만의 반도체 파운드리 기업입니다.

• SK하이닉스 [기업]: SK하이닉스는 팬아웃 기술을 접목한 모바일용 저전력 D램 패키징 기술을 개발하여 경쟁력을 강화하고 있는 한국의 반도체 기업입니다.

• 인텔 [기업]: 인텔은 액침 냉각 기술 등 새로운 접근법을 통해 반도체 발열 문제를 해결하고 있으며, 패키징 기술의 혁신을 지속적으로 추진하고 있습니다.

출처 문서

• “IDM·파운드리도 '첨단 패키징' 기술 경쟁…2.5D 대안 기술 확보 총력”https://n.news.naver.com/mnews/article/030/0003233357
• 차세대 패키징 'FO-PLP' 올 하반기 급성장… 삼성전자 '게임체인저'로 주목 | 아주경제https://www.ajunews.com/view/20240704142122777
• “IDM·파운드리도 '첨단 패키징' 기술 경쟁…2.5D 대안 기술 확보 총력”https://www.etnews.com/20240821000207